

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平4-189051

⑬ Int. Cl.<sup>5</sup>

H 04 L 25/03  
G 01 R 31/28

識別記号

E

庁内整理番号

8226-5K

⑭ 公開 平成4年(1992)7月7日

6912-2G G 01 R 31/28

R

審査請求 未請求 請求項の数 3 (全7頁)

⑮ 発明の名称 伝送波形補正回路

⑯ 特 願 平2-318844

⑰ 出 願 平2(1990)11月22日

⑱ 発 明 者 向 坂 泰 司 神奈川県秦野市堀山下1番地 日立コンピュータエンジニアリング株式会社内  
⑲ 発 明 者 吉 野 亮 三 神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川工場内  
⑲ 発 明 者 松 本 隆 神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川工場内  
⑳ 出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地  
㉑ 出 願 人 日立コンピュータエンジニアリング株式会社 神奈川県秦野市堀山下1番地  
㉒ 代 理 人 弁理士 磯村 雅 俊

明 細 書

1. 発明の名称

伝送波形補正回路

2. 特許請求の範囲

1. エミッタ結合形のスイッチ回路を構成する第1と第2のトランジスタに電流を交互に流して、第1のトランジスタのコレクタに接続された伝送線の先の負荷をパルス駆動するICテスト用ドライバ回路において、上記第1のトランジスタのコレクタに抵抗を介して接続された定電圧源伝送波形補正回路と、該定電圧源伝送波形補正回路に対して、上記ICテスト用ドライバ回路からの出力パルスに同期して電圧変動をかける信号反転回路とを具備することを特徴とする伝送波形補正回路。
2. 請求項1に記載の伝送波形補正回路において、上記定電圧伝送波形補正回路の代りに、第1のトランジスタのコレクタに定電流源伝送波形補正回路を接続し、ICテスト用ドライバの出力

パルスに同期した電流変動をかけることを特徴とする伝送波形補正回路。

3. 請求項1または2に記載の伝送波形補正回路において、上記電圧源伝送波形補正回路または電流源伝送波形補正回路に電圧変動または電流変動をかける場合、該補正回路からの変動出力量をドライバ回路の出力電圧に比例して変化させることを特徴とする伝送波形補正回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、伝送線路により減衰した伝送信号の減衰量を補正して出力する伝送波形補正回路に関するものである。

〔従来の技術〕

従来、ICテスト、LSIテストにおいては、例えば、特開昭57-113377号公報に記載されているように、ICテストのドライバ出力を特性インピーダンスに合わせるだけの回路を構成していた。すなわち、IC、LSI等の被測定物と試験装置との間の接続を行う線路の特性インピ

ーダンスが2種以上ある場合、ドライバの出力インピーダンスが異なる線路インピーダンスに整合するように可変にしておく。これにより、TTL等の駆動能力の小さな素子でも、 $100\Omega$ の分布線路を用いて駆動することによって、波形の乱れない時間精度の高い測定が可能となる。

〔発明が解決しようとする課題〕

しかし、年々、ピン数が増大するICテストにおいて、ICテストとデバイス・アンダーテスト装置(DUT)までの距離を短くすることが難しくなっている。すなわち、ICテストとDUT間の伝送線路が2mと長くなっているため、DUTまでの伝送波形がなまってしまう。距離の関係等、物理的には線長は変更できないため、どうしてもテスト側で伝送波形のなまりを補正する必要がある。

しかしながら、従来は、ICテストのドライバとDUTとを接続する伝送線路のドライバに対する負荷としての影響については、全く配慮していなかったため、ドライバの出力信号は上述の理由

により高周波成分が減少してしまい、DUTへの入力信号がなまってしまうという問題があった。

本発明の目的は、このような従来の課題を解決し、ICテストとDUTとを接続する伝送線の信号減衰分を、ICテストの出力ドライバにより補正することが可能な伝送波形補正回路を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の伝送波形補正回路は、(イ)第1のトランジスタのコレクタに抵抗を介して接続された定電圧源伝送波形補正回路と、該定電圧源伝送波形補正回路に対して、ICテスト用ドライバ回路からの出力パルスに同期して電圧変調をかける信号反転回路とを具備することに特徴がある。また、(ロ)定電圧伝送波形補正回路の代りに、第1のトランジスタのコレクタに定電流源伝送波形補正回路を接続し、ICテスト用ドライバの出力パルスに同期した電流変調をかけることにも特徴がある。さらに、

(ハ)電圧源伝送波形補正回路または電流源伝送波

形補正回路に電圧変調または電流変調をかける場合、補正回路からの変調出力量をドライバ回路の出力電圧に比例して変化させることにも特徴がある。

〔作 用〕

本発明においては、(a)ICテストドライバの出力部、つまりエミッタ結合カレントスイッチ回路のDUTに接続される側のトランジスタのコレクタに、抵抗を介して定電圧源を接続し、トランジスタのコレクタ電圧によりこの定電圧源を制御して、ドライバ出力に同期して電圧変調を行う。

また、(b)ICテストドライバの出力部、つまりエミッタ結合カレントスイッチ回路の出力電圧に、定電流源を接続し、かつトランジスタのコレクタ電圧によりこの定電流源を制御して、ドライバ出力に同期して電流変調を行う。さらに、(c)上記(a)(b)の回路は、ドライバの出力振幅により変調量が変わるので、スイッチ回路の電源電圧 $V_{cc}$ に流れる定電流により動作するようにしている。

これにより、上記定電圧源または定電流源は、ICテストとDUTを接続する伝送線50によって減少するICテストのドライバ出力量だけを補正して、その分をICテストの出力電圧 $V_o$ にオーバーシュート、またはアンダーシュートを生じさせるので、DUTの入力電圧 $V_i$ には、正常で期待値通りのパルスを伝送することができる。

また、ICテストのドライバの出力振幅の設定が変化しても、定電圧源と定電流源は、それぞれトランジスタのコレクタ電圧により制御されるため、設定振幅に応じたオーバーシュート、アンダーシュートを生じることができ、DUTへの悪影響はない。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第1図および第2図は、本発明の伝送波形補正回路の基本構成図である。

第1図および第2図において、 $Q_1$ 、 $Q_2$ はエミッタ結合差動スイッチ回路を構成するトランジスタ

タであり、DUTはデバイス・アンダーテスト装置、 $V_D$ はDUTの入力電圧、50は接続伝送線、I<sub>1</sub>はトランジスタのコレクタ側に接続される定電流源、V<sub>1</sub>はトランジスタのコレクタ側に接続される定電圧源、V<sub>2</sub>は差動スイッチ回路の出力電圧である。

第1図に示すように、本発明の第1の実施例では、ドライバの出力部であるエミッタ結合形差動スイッチ回路のDUTに接続される側のトランジスタQ<sub>1</sub>のコレクタに、抵抗R<sub>1</sub>を介して定電圧源V<sub>1</sub>を接続する。そして、ドライバ出力に同期して電圧変動を行うため、トランジスタQ<sub>1</sub>のコレクタ電圧V<sub>c1</sub>により定電圧源V<sub>1</sub>を制御する。

また、第2図に示すように、本発明の第2の実施例では、ドライバの出力部であるエミッタ結合形差動スイッチ回路の出力V<sub>2</sub>に定電流源I<sub>1</sub>を接続する。そして、ドライバ出力に同期して電流変動するために、トランジスタQ<sub>1</sub>のコレクタ電圧V<sub>c1</sub>により定電流源I<sub>1</sub>を制御する。

第3図は、本発明の第1の実施例を示す伝送波

形補正回路の詳細構成図であって、第1図に対応するものである。

第3図において、ICテストのドライバ出力部10(実線枠内)は、エミッタ結合形の差動スイッチ回路を構成しており、トランジスタQ<sub>1</sub>、Q<sub>2</sub>は、同一規格のトランジスタが使用される。トランジスタQ<sub>1</sub>のコレクタは、コレクタ抵抗R<sub>1</sub>を介して伝送波形補正用定電圧源V<sub>1</sub>に接続され、また直接コレクタより伝送線路50とに接続される。トランジスタQ<sub>2</sub>のコレクタは、コレクタ抵抗R<sub>2</sub>を介してドライバのハイレベル供給回路40に接続されるとともに、直接コレクタから信号反転回路20に接続されている。またトランジスタQ<sub>1</sub>、Q<sub>2</sub>のエミッタは定電流源を介して共通電圧V<sub>ee</sub>ラインに接続され、トランジスタQ<sub>1</sub>、Q<sub>2</sub>のベースは、それぞれドライバの差動入力となっている。

ハイレベル供給回路40(実線枠内)は、トランジスタQ<sub>3</sub>とオペアンプOP2からなり、オペアンプOP2のプラスの入力端子はドライバのハイレベル電圧ラインに接続され、オペアンプOP2

のマイナスの入力端子はトランジスタQ<sub>2</sub>のエミッタと抵抗を介して共通電圧V<sub>ee</sub>に接続される。また、OP2の出力は、抵抗を介してトランジスタQ<sub>2</sub>のベースに接続され、トランジスタQ<sub>2</sub>のコレクタは共通電圧V<sub>cc</sub>に、またトランジスタQ<sub>1</sub>のエミッタはトランジスタQ<sub>2</sub>のコレクタ抵抗R<sub>2</sub>に接続されている。

次に、信号反転回路20(実線枠内)は、トランジスタQ<sub>4</sub>のベースでトランジスタQ<sub>2</sub>のコレクタと接続され、トランジスタQ<sub>4</sub>のエミッタは抵抗を介して共通電圧V<sub>ee</sub>に、トランジスタQ<sub>4</sub>のコレクタは抵抗を介して共通電圧V<sub>cc</sub>に、また直接コレクタより伝送波形補正用定電圧源V<sub>1</sub>に接続している。

次に、伝送波形補正用定電圧源V<sub>1</sub>(破線枠内)は、ハイレベル供給回路40と同じ回路の構成であるハイレベル供給回路30(実線枠内)とその中のトランジスタQ<sub>5</sub>のベースに接続されたコンデンサC1とから構成されている。コンデンサC1の他側はトランジスタQ<sub>5</sub>のコレクタ、つまり信

号反転回路20の出力に接続され、またトランジスタQ<sub>4</sub>のエミッタはトランジスタQ<sub>2</sub>のコレクタ抵抗R<sub>2</sub>に接続されている。

第4図は、第3図の動作タイムチャートである。

いま、トランジスタQ<sub>1</sub>、Q<sub>2</sub>のベースに、第4図に示すV<sub>B1</sub>、V<sub>B2</sub>のパルス信号が入力されると、入力パルスV<sub>B2</sub>の電圧レベルが入力パルスV<sub>B1</sub>の電圧レベルより高い時、トランジスタQ<sub>2</sub>がON状態となり、低い時、OFF状態となる。一方のトランジスタQ<sub>1</sub>は、その逆の動作をする。

トランジスタQ<sub>2</sub>の入力信号V<sub>B2</sub>がトランジスタQ<sub>1</sub>の入力信号V<sub>B1</sub>より低い電圧から高い電圧に変化した時には、トランジスタQ<sub>2</sub>はOFFからON状態となる。

まず、トランジスタQ<sub>2</sub>がOFF状態の時、トランジスタQ<sub>2</sub>のコレクタ電圧V<sub>c2</sub>は、ドライバのハイレベル供給回路40より印加されているドライバのハイレベルV<sub>H</sub>となり(第4図のV<sub>c2</sub>のハイレベル)、次にトランジスタQ<sub>2</sub>がON状態の時、コレクタ抵抗R<sub>2</sub>に流れる定電流により発生する

電圧だけハイレベル $V_H$ より電圧降下した電位、つまりドライバのローレベル $V_L$ となる(第4図の $V_C$ のローレベル)。

一方、トランジスタ $Q_1$ のコレクタ電圧 $V_C$ がハイレベル $V_H$ からローレベル $V_L$ に変化すると、信号反転回路20のベース電圧は、トランジスタ $Q_1$ の動作により、ハイレベルからローレベルに反転され、そのコレクタ電圧はローレベルからハイレベルに変化することにより、コンデンサ $C_1$ によりその交流成分のみが伝送される。

ここで、コンデンサ $C_1$ とトランジスタ $Q_1$ のベース抵抗 $R_B$ は、伝送線路50により決定される時定数 $\tau$ の値に等しい値に設定される。これにより、信号反転回路20からコンデンサ $C_1$ にチャージされる電流の量が決定され、伝送波形補正回路 $V_1$ の中のハイレベル供給回路30にその変化量が送られる。前述のように、信号反転回路20のトランジスタ $Q_1$ のコレクタ電圧は、低い電圧から高い電圧へと変化しているため、コンデンサ $C_1$ はその交流的变化をハイレベル供給回路

30のトランジスタ $Q_2$ のベースに伝送する。すなわち、トランジスタ $Q_2$ のコレクタ電圧が低い電圧から高い電圧に変化する間に、コンデンサ $C_1$ に電流がチャージされ、その時にその電流分だけ電圧が上昇して、オーバーシュートすることにより、トランジスタ $Q_2$ のエミッタ電圧 $V_E$ に発生する(第4図の $V_E$ の正パルス)。

次に、トランジスタ $Q_1$ の入力パルス $V_B$ が入力パルス $V_B$ より高い電圧から低い電圧に変化した場合(第4図の'H'から'L')、前述の回路、すなわちハイレベル供給回路40と信号反転回路20と伝送波形補正回路 $V_1$ はそれぞれ前述の動作と逆の動作をすることにより、アンダーシュートとしてトランジスタ $Q_2$ のエミッタ電圧 $V_E$ に発生する(第4図の負のパルス)。すなわち、トランジスタ $Q_2$ のコレクタ電圧 $V_C$ がローレベルからハイレベルに変化することにより、信号反転回路20のトランジスタ $Q_1$ のコレクタはハイレベルからローレベルに変化し、コンデンサ $C_1$ にチャージされていた電荷が放電して、その交流的変

化をハイレベル供給回路30のトランジスタ $Q_2$ のベースに伝送する。

このようにして、第4図のパルス $V_B$ 、 $V_B$ が入力された場合には、前述の動作によりトランジスタ $Q_2$ のエミッタ電圧は第4図の $V_E$ に示すように正負のノイズが生じる。この $V_E$ のノイズがそのままトランジスタ $Q_2$ のコレクタ抵抗を介してドライバの出力 $V$ に伝達されると、第4図のドライバ出力波形 $V$ に示すように、オーバーシュートとアンダーシュートのあるパルス波形となる。この波形が伝送線路50を伝送されることにより、オーバーシュート、アンダーシュートが減少して、DUTの入力電圧は、第4図の $V_D$ (実線)のように補正される。すなわち、伝送線路50によりパルス伝送波形は $V_D$ (破線)のようになってしまうが、そのなまりが正と負のノイズにより補正されて、実線のように整形された期待値通りのパルス波形となる。

第5図は、本発明の第2の実施例を示す伝送波形補正回路の構成図であり、第6図は、第5図に

おける各部の動作タイムチャートである。

第5図において、ICテストのドライバ出力部は、エミッタ結合形の差動スイッチ回路であり、トランジスタ $Q_1$ 、 $Q_2$ のベースはそれぞれ入力ラインに接続され、トランジスタ $Q_1$ 、 $Q_2$ のエミッタは共通電圧 $V_{EE}$ に接続され、またコレクタは定電流源伝送波形補正回路I(破線枠内)およびコレクタ抵抗 $R_1$ 、 $R_2$ を介してドライバ・ハイレベル供給回路60(実線枠内)に接続されている。

ドライバ・ハイレベル供給回路60は、第3図に示したドライバ・ハイレベル供給回路30、40と全く同じ構成である。ここでは、トランジスタ $Q_2$ のエミッタはコレクタ抵抗 $R_1$ 、 $R_2$ に共通に接続されている。

また、定電流源伝送波形補正回路Iは、PNP形のトランジスタ $Q_3$ とNPN形のトランジスタ $Q_4$ のコレクタを結合し、結合部とトランジスタ $Q_4$ のコレクタをコンデンサ $C_3$ を介して接続するとともに、トランジスタ $Q_3$ のエミッタを抵抗を介して共通電圧 $V_{EE}$ に接続している。トラン

ジスタ $Q_1$ 、 $Q_2$ のベースは、抵抗を介して相互接続され、かつ各々トランジスタ $Q_1$ のベースはコンデンサ $C_1$ 、トランジスタ $Q_2$ のベースはコンデンサ $C_2$ にも接続されている。コンデンサ $C_1$ 、 $C_2$ の他側は、それぞれ共通に接続されて、トランジスタ $Q_1$ 、 $Q_2$ のコレクタに接続されている。

このような構成において、ドライバ・ハイレベル供給回路60は、第3図に示すハイレベル供給回路40と全く同じ動作をする。

第6図に示す $V_{B1}$ 、 $V_{B2}$ の入力波形がトランジスタ $Q_1$ 、 $Q_2$ のベースに入力された場合、トランジスタ $Q_1$ 、 $Q_2$ からなるエミッタ結合形差動スイッチ回路は、第3図に示すエミッタ結合形差動スイッチ回路と同じ動作をして、トランジスタ $Q_1$ 、 $Q_2$ のコレクタ電圧 $V_{C1}$ 、 $V_{C2}$ は、第4図の $V_{C1}$ のような電圧波形となる。

コレクタ電圧 $V_{C1}$ がドライバのハイレベル $V_H$ からローレベル $V_L$ になる時、コンデンサ $C_1$ 、 $C_2$ を通してトランジスタ $Q_1$ と $Q_2$ へ、アンダーシュートのノイズが入力される。この時、ラン

ジスタ $Q_1$ はPNP型トランジスタであり、トランジスタ $Q_2$ はNPN型トランジスタであるため、相反する特性を示し、トランジスタ $Q_1$ はスレッショールド電圧よりも低い電圧（この場合には、アンダーシュート）の時にONする。トランジスタ $Q_2$ がONした時、この交流成分がコンデンサ $C_1$ を通してドライバ出力電圧 $V$ に加算される。

また、第4図の $V_{C1}$ に示すように、コレクタ電圧 $V_{C1}$ がローレベル $V_L$ からハイレベル $V_H$ まで変化した時、トランジスタ $Q_1$ と $Q_2$ のベースにはオーバーシュートが入力されるため、トランジスタ $Q_1$ がONする。この動作により、コンデンサ $C_3$ は放電状態となり、ドライバ出力電圧から引かれることになる。その結果、第6図の $V$ に示すようなオーバーシュート、アンダーシュートの発生したパルス波形が発生する。従って、第3図の回路と同じように、伝送線路50により減衰した状態で $V_D$ に示すような期待値通りの伝送パルスとなる。すなわち、伝送線路50上では破線に示すようなまわりが生じるが、その波形に加算さ

れるノイズ波形により伝送線路の減衰分、つまりなまりが補正されて、整形されたパルス波形がDUTに入力される。

なお、前述の伝送波形補正電圧源 $V_1$ および伝送波形補正電流源 $I_1$ から出力されるノイズの振幅は、ICテスト用ドライバ回路の出力電圧に比例して変化させることができる。すなわち、第4図および第5図の $V$ の波形の振幅が大きくなった場合には、補正回路 $V_1$ および $I_1$ において伝送線路の減衰を補正できる程度の振幅を持つノイズを発生できるようにする。

#### 〔発明の効果〕

以上説明したように、本発明によれば、ICテストとDUT間の伝送線路の抵抗分による信号の減衰をICテスト側で補正できるので、ICテストとDUT間の距離を気にすることなく、検査装置の配置が可能となる。また、DUTの入力部で、設計者の期待値が保証できるので、高精度のICテストが可能である。


#### 4. 図面の簡単な説明

第1図は本発明の定電圧源を用いた伝送波形補正回路の概念図、第2図は本発明の定電流源を用いた伝送波形補正回路の概念図、第3図は本発明の第1の実施例を示す伝送波形補正回路の構成図、第4図第3図の動作波形図、第5図は本発明の第2の実施例を示す伝送波形補正回路の構成図、第6図は第5図の動作波形図である。


$V_1$ : 定電圧源伝送波形補正回路、 $I_1$ : 定電流源伝送波形補正回路、20: 信号反転回路、40: ハイレベル供給回路、50: 伝送線路、DUT: デバイス・アンダーテスト装置、 $Q_1$ 、 $Q_2$ 、 $Q_3$ 、 $Q_4$ : トランジスタ、 $V_{EE}$ : 共通電源電圧、OP1、OP2: オペアンプ、 $C_1$ 、 $C_2$ 、 $C_3$ : コンデンサ。

代理人 弁理士 磯村 雅 啓


第 1 図




第 2 図




第 3 図




第 4 図



第 6 図



第 5 図



【公報種別】特許法第17条の2の規定による補正の掲載  
【部門区分】第7部門第3区分  
【発行日】平成6年(1994)7月22日

【公開番号】特開平4-189051  
【公開日】平成4年(1992)7月7日  
【年通号数】公開特許公報4-1891  
【出願番号】特願平2-318844  
【国際特許分類第5版】

H04L 25/03 E 8226-5K

G01R 31/28

【F I】

G01R 31/28 R 6912-2G

手続補正書(自発)

平成5年12月22日

特許庁長官 麻 生 渡 殿

1. 事件の表示

平成 2年 特 許 願 第318844号

2. 発明の名称

伝送波形補正回路

3. 補正をする者

事件との関係 特許出願人

住 所 東京都千代田区神田駿河台四丁目6番地

名 称 (510)株式会社日立製作所

代表者 金 井 務(ほか1名)

4. 代 理 人

住 所 東京都新宿区西新宿1丁目23番1号

新宿千葉ビル 電話 (03) 3348-5035

氏 名 (7727) 弁護士 磯 村 雅 俊

5. 補正により増加する請求項の数 な し

6. 補正の対象 明細書の「特許請求の範囲」、及び「発明  
の詳細な説明」の欄

7. 補正の内容 別紙の通り

(1) 特許請求の範囲を別紙の如く補正する。

(2) 明細書第4頁第14行の「信号反転回路」  
を「回路」に補正する。



〈別紙〉

特許請求の範囲

1. エミッタ結合形のスイッチ回路を構成する第1と第2のトランジスタに電流を交互に流して、第1のトランジスタのコレクタに接続された伝送線の先の負荷をパルス駆動するICテスト用ドライバ回路において、上記第1のトランジスタのコレクタに抵抗を介して接続された定電圧源伝送波形補正回路と、該定電圧源伝送波形補正回路に対して、上記ICテスト用ドライバ回路からの出力パルスに同期して電圧変調をかける回路とを具備することを特徴とする伝送波形補正回路。
2. 請求項1に記載の伝送波形補正回路において、上記定電圧伝送波形補正回路の代りに、第1のトランジスタのコレクタに定電流源伝送波形補正回路を接続し、ICテスト用ドライバの出力パルスに同期した電流変調をかけることを特徴とする伝送波形補正回路。
3. 請求項1または2に記載の伝送波形補正回路

において、上記電圧源伝送波形補正回路または電流源伝送波形補正回路に電圧変調または電流変調をかける場合、該補正回路からの変調出力量をドライバ回路の出力電圧に比例して変化させることを特徴とする伝送波形補正回路。